

A-PDF Split DEMO : Purchase from www.A-PDF.com to remove the watermark

电流舵 DAC 动态误差分析与建模

倡鸿伟, 何乐年*

(浙江大学 超大规模集成电路研究所, 浙江 杭州 310027)

摘要:为设计应用于现代宽带无线通信系统中的具备高动态性能的高速电流舵数据转换器(DAC)接口电路,首先针对“电流舵 DAC 中由非理想的电流开关转换引入的动态非线性误差导致输出谐波失真”的机理进行了理论分析和公式推导,得到了实际电流舵 DAC 电路参数及编码方式与 DAC 输出信号谐波失真幅值之间的量化关系。然后在 Matlab 中建立了电流舵 DAC 的行为级模型用于评估非理想开关转换及编码方式对输出信号动态无杂散范围(SFDR)指标的影响。设计了一个 12 位电流舵 DAC 电路用于验证该行为级模型的有效性。通过分析模型的仿真结果,得到了具有重要的电路设计指导价值的结论。

关键词:电流舵数据转换器; 动态误差分析; 动态无杂散范围; 建模

中图分类号:TN433

文献标志码:A

文章编号:1001-4551(2011)07-0850-05

Analysis and modeling of dynamic error in current-steering DAC

SI Hong-wei, HE Le-nian

(Department of VLSI Institute, Zhejiang University, Hangzhou 310027, China)

Abstract: The challenge has been imposed on the circuit designers to come up with a high speed current-steering digital to analog converter (DAC) with high dynamic performance which is widely used in broad-band wireless communication systems. The non-ideal switching behavior of the current switch is the important source of the dynamic error which results in great harmonic distortion in current-steering DAC. This phenomena was analyzed and deduced to achieve a formula to describe the relationship among amplitude of harmonic distortion, parameters of the designed DAC circuit and the employed encoding scheme. A behavioral model of current-steering DAC was built in Matlab to estimate the impact of the non-ideal switching behavior on DACs spurious-free dynamic range(SFDR). The model was verified by comparing the simulation results of behavioral model with that of a 12-bit transistor-level current-steering DAC circuit. Simulation results of behavioral model were analyzed to acquire important guide line for current-steering DAC circuit design.

Key words: current-steering digital to analog converter(DAC); dynamic error; spurious free dynamic range(SFDR); modeling

0 引言

现代宽带无线通讯领域的发展和 SoC (System on Chip) 概念的提出要求将所有的数字信号和模拟信号处理模块在同一系统或芯片中加以集成。高性能的 ADC 或者 DAC 接口电路逐渐成为无线通讯设备芯片设计中最具挑战性的模块之一。电流舵数据转换器 (Digital to Analog Converter, DAC) 以其高分辨率和高更新速率的优势在 HDTV、GSM、GPRS 等通讯系统中

得到越来越广泛的应用^[1-3]。

电流舵 DAC 虽然具有高速、高精度的优势, 但仍然存在着一些亟需应对的挑战。例如, 电流舵 DAC 采样速率的提高将导致输出信号呈现严重的高次谐波失真^[4-5], 导致其动态性能指标 SFDR 下降而无法达到无线宽带通信系统对 DAC 的要求。因此高动态性能的高速电流舵 DAC 接口逐渐成为无线通讯系统设计中最具挑战性的模块之一。

诸多研究文献指出^[6-7], 电流舵 DAC 中非理想的

电流开关转换行为所引入的动态非线性误差是导致 DAC 输出产生大幅度谐波失真的重要因素, 而且此类谐波失真幅值与电流舵 DAC 所采用的编码方式密切相关。

针对该类谐波失真的产生机理, 本研究进行理论分析与公式推导确定了电路各参数与谐波幅值间的量化关系, 并在 Matlab 中建立行为级模型以评估实际电流舵 DAC 中电路各参数及寄生效应以及 DAC 编码方式对高速电流舵 DAC 动态性能尤其是 SFDR 指标的影响, 为高动态性能的高速电流舵 DAC 设计提供了重要的参考依据。

1 电流舵 DAC 动态误差分析

以往文献指出, 电流源的有限输出阻抗是导致高速电流舵 DAC 谐波失真的重要来源, 并且给出了确定的计算公式^[8]。然而, 在电路设计中, 即使电流源输出阻抗足够大, 在低频输出时能够得到较好的动态性能, 但在高频输出时, 输出信号谐波失真依然非常严重。因此必须确定此类高次谐波失真的来源, 进而找到抑制该类谐波分量的设计方法。依据电路设计仿真中所观察到的结果, 推断由非理想的电流开关转换引入的动态非线性误差是输出信号高次谐波失真的重要来源。本节将对此作出详尽的理论分析与公式推导。




图 1 电流舵 DAC 的基本单元电流元电路及小信号计算分析模型

电流舵 DAC 的基本单元电流元电路如图 1(a)所示, 小信号计算分析模型如图 1(b)所示(图中的 M_1 、 M_2 、 M_3 均工作在饱和区; R_s 、 C_x 、 g_m 、 R_{sw} 分别表示电流源的输出阻抗、内部 X 节点的寄生电容、开关管的跨导及其输出阻抗)。

为便于分析, 本研究不考虑信号之间的耦合并假设电流舵 DAC 中所有单位电流源的控制开关都具有相同的尺寸。在第 $n+1$ 个采样周期, 电流舵 DAC 的数字输入信号由 $x(n)$ 转变为 $x(n+1)$ 。依据基尔霍

夫电压和电流定律, 图 1 中小信号等效模型得到内部节点 X 的拉普拉斯状态方程:

$$\Delta V_x(s) \left(sC_x + \frac{1}{R_s} \right) - C_x \Delta V_x(nT_s^{0^-}) = \left[\frac{\Delta V_p(s) - V_x(s)}{R_{sw}} - g_m \Delta V_x(s) \right] \quad (1)$$

式中: $\Delta V_x(s)$, $\Delta V_p(s)$ —内部节点 X 和输出节点 P 的电压与其理想稳态电压之间的差值; $\Delta V_x(nT_s^{0^-})$ —该差值在第 $n+1$ 周期的初始值。




图 2 第 $n+1$ 周期, 内部节点 X 的电压变化曲线

在第 $n+1$ 周期内, 电流元电路内部节点 X 的电压变化曲线如图 2 所示, 其中 A 点表示在第 $n+1$ 周期内发生未开关信号转换的电流元电路内部节点 X 的电压初始值, B 点表示发生开关转换的电流元该点的电压初始值。根据电路分析和仿真结果表明, 输出节点 P 点电位对电流元电路 X 点电位的调制作用。因此, X 点在第 $n+1$ 周期内的误差电压初始值 $\Delta V_{xi}(nT_s^{0^-})$ 存在以下两种不同情况:

$$\Delta V_{xi}(nT_s^{0^-}) = \left[\frac{x(n+1) - x(n)}{1 + g_m R_{sw}} \right] R_L \quad (2)$$

$$\Delta V_{x2}(nT_s^{0^-}) = \left[\frac{x(n+1) + x(n) - 2^N}{1 + g_m R_{sw}} \right] R_L \quad (3)$$

式中: R_L —电流舵 DAC 电流输出差分负载电阻, 大小通常为 50Ω 。

这两类电流源在 $x(n+1)$ 周期内输出的误差电流分别为:

$$\Delta I_1 = \left(sC_x + \frac{1}{R_s} \right) \Delta V_x(s) - C_x \Delta V_{xi}(nT_s^{0^-}) \quad (4)$$

$$\Delta I_2 = \left(sC_x + \frac{1}{R_s} \right) \Delta V_x(s) - C_x \Delta V_{x2}(nT_s^{0^-}) \quad (5)$$

在第 $n+1$ 个周期, 假设有 K 个数目的单位电流元由 N 端转向输出 P 端, K 值是由 DAC 所采用的编码方式决定的。此时, DAC 中所有电流元贡献的总的误差电流为:

$$\Delta I'_{tot} = [X(n+1) - X(n) - K] \Delta I_1 + K \Delta I_2 \quad (6)$$

对于外部输出结点 P, 流过外部负载的总的误差差

电流为:

$$\Delta I_{\text{tot}} = \left(sC_L + \frac{1}{R_L} \right) \Delta V_P(s) - C_L \Delta V_P(nT_s^0) \quad (7)$$

式中: $\Delta V_P(nT_s^0)$, C_L —输出节点 P 在第 $n+1$ 周期内的误差电压初值和寄生电容值。

为便于分析计算,本研究设:

$$\begin{aligned} M_1(s) &= \frac{C_X g_m R_L}{(1 + g_m R_{\text{sw}})(sC_X + g_m)(sC_L + \frac{1}{R_L})} \\ M_2(s) &= -\frac{C_L R_L}{sC_L + \frac{1}{R_L}} \end{aligned} \quad (8)$$

且设 $M(t), M(\omega)$ 分别代表其对应的时域和频域表达式。

本研究依据基尔霍夫电流定律,令式(6)和式(7)相等,在第 $n+1$ 周期内 DAC 输出信号误差电压的时域表达式为:

$$\begin{aligned} \Delta V_P(t) = M_1(t - nT_s) [&(x(n+1) - x(n))(2x(n) + \\ &x(n+1) - 2^N) + k(2x(n) - 2^N)] + \\ &M_2(t - nT_s)[x(n+1) - x(n)], \\ nT_s < t < (n+1)T_s \end{aligned} \quad (9)$$

若电流舵 DAC 的输入信号为 N 位单一频率数字正弦信号,忽略其量化误差,则:

$$x(n) = 2^{N-1} [\sin(\omega_0 nT_s) + 1] \quad (10)$$

依据文献[9]并引入冲击采样函数,式(9)可重新写为:

$$\begin{aligned} \Delta V_P(t) = M_1(t) \otimes [&2^{2(N-1)} \sin^2(\omega_0 t + \omega_0 T_s) - 2^{2N-1} \sin^2 \\ &(\omega_0 t) + 2^{2(N-1)} \sin(\omega_0 t + \omega_0 T_s) \sin(\omega_0 t) + \\ &(2^{2N-1} \sin(\omega_0 t) - 2^N) \varphi(2^{N-1} \sin(\omega_0 t), \\ &2^{N-1} \sin(\omega_0 t + \omega_0 T_s)] \sum_{n=-\infty}^{+\infty} \delta(t - nT_s) + \\ &M_2(t) \otimes 2^{N-1} [\sin(\omega_0 t + \omega_0 T_s) - \sin(\omega_0 t)] \\ &\sum_{n=-\infty}^{+\infty} \delta(t - nT_s) M_2(t) \otimes [x(n+1) - \\ &x(n)] \sum_{n=-\infty}^{+\infty} \delta(t - nT_s) \end{aligned} \quad (11)$$

式中: \otimes —卷积。

对式(11)进行傅里叶变换,使用 $F\{\}$ 表示傅里叶函数变换,电流舵 DAC 输出信号误差电压的频域表达式为:

$$\begin{aligned} \Delta V_P(\omega) = M_1(\omega) F\{ [&2^{2(N-1)} \sin^2(\omega_0 t + \omega_0 T_s) - \\ &2^{2N-1} \sin^2(\omega_0 t) + 2^{2(N-1)} \sin(\omega_0 t + \\ &\omega_0 T_s) \sin(\omega_0 t) + K(2^{2N-1} \sin(\omega_0 t) - \\ &2^N)] \sum_{n=-\infty}^{+\infty} \delta(t - nT_s) \} + M_2(\omega) F \end{aligned}$$

$$\begin{aligned} &\{ 2^{N-1} [\sin(\omega_0 t + \omega_0 T_s) - \\ &\sin(\omega_0 t)] \sum_{n=-\infty}^{+\infty} \delta(t - nT_s) \} \end{aligned} \quad (12)$$

电流舵 DAC 采用双端差分输出,单端输出的偶次谐波分量相互抵消,基波和奇次谐波幅值倍增。因此输出信号最大谐波失真应该是基波的奇数次谐波^[10]。分析式(12)可知,3 次及以上奇次谐波主要来源于其中的 $K[2^{2N-1} \sin(\omega_0 t) - 2^N]$ 项,其中 K 值与电流舵 DAC 所采用的编码方式紧密相关。因此合理的编码方案也是降低谐波幅值的重要手段之一。更为值得注意的是,该项乘了一个 $M_1(\omega)$ 系数,无论电流舵 DAC 采用何种编码方式,均能通过减小该系数达到改善输出谐波失真的目的,这是一个十分重要的结论。

2 电流舵 DAC 建模

依据本研究第 1 节中的理论分析和公式推导的结果,电流舵 DAC 实际输出电压为:

$$V_p(t) = V_p + \Delta V_p(t) \quad (13)$$

式中: V_p —DAC 在第 $n+1$ 周期内的理想输出电压。

代入式(9),并引入冲击采样函数 $\sigma(t)$,式(13)可变形为:

$$\begin{aligned} V_p(t) = x(n+1) R_L \sum_{n=-\infty}^{+\infty} [\sigma(t - nT_s) - \sigma(t - (n + \\ 1)T_s)] + M_1(t) \otimes [(x(n+1) - x(n)) \\ (x(n) + x(n+1) - 2^N) + k(2x(n) - 2^N)] \\ + M_2(t) \otimes [x(n+1) - \\ x(n)] \sum_{n=-\infty}^{+\infty} \delta(t - nT_s) \end{aligned} \quad (14)$$

依据时域信号采样理论,为得到 DAC 实际输出信号的频谱,本研究对式(14)进行快速傅里叶变换可得:

$$V_p(j\omega) = T_s \text{FFT}\{x(n+1)\} + M_1(j\omega) \text{FFT}\{(x(n+1) - \\ x(n))(x(n) + x(n+1) - 2^N) + k(2x(n) - \\ 2^N)\} + M_2(j\omega) \text{FFT}\{x(n+1) - x(n)\} \quad (15)$$

式中: $\text{FFT}\{\}$ —快速傅里叶变换,该变换经常被用来计算某一特定数列的频谱。

式(15)中计算因子 $M_1(\omega)$ 中的各参数 $R_s, C_X, R_{\text{sw}}, R_L, g_m, C_L$ 是实际电流舵 DAC 电路的各参数,是接下来进行的 Matlab 行为级建模的核心要素。除此之外,电流舵 DAC 行为级建模的另一关键是找到计算式(16)中编码方式相的 K 值的方法。由于 Matlab 本身具有强大的计算与仿真能力, K 值的获取通过编写自定义函数代码即可予以解决。

依据式(16),本研究在 Matlab 中建立如图 3 所示的电流舵 DAC 行为级模型框图。利用此行为级模型可以估计实际电路参数对电流舵 DAC 输出信号频谱谐波失真幅值的影响;也可以方便地更改 K 值的计算代码来评估某一具体编码方案对 DAC 动态性能的影响。因此,建立此行为级模型能够给电流舵 DAC 提供电路参数的设计及编码方案优化提供重要的参考依据。




图 3 电流舵 DAC 行为级模型框图

3 模型的有效性验证及仿真

本研究为验证所建立模型的有效性,使用 TSMC 0.18 μm CMOS 工艺设计了一个 12 位采用分段式温度计编码的电流舵 DAC 电路。首先,在所设计的实际电流舵 DAC 电路中提取并设置所建立的 Matlab 仿真模型所需要的各项电路参数值,如电流源输出阻抗、寄生电容等,并使行为级模型采用与电路设计所使用的相同的温度计编码方式。然后本研究对实际 DAC 电路和所建立模型施加相同频率的正弦数字信号激励和采样时钟,分别在 Matlab 中对所建立模型进行 Simulink 仿真和 Cadence 中对所设计电路进行 spectre 仿真。最后,本研究将两类仿真所得到的输出信号的频谱予以对比。在输出信号频率为 12 MHz,采样速率为 1 G Samples/s 情况下两种模型仿真所得到的频谱如图 4 所示。本研究对比其各次谐波幅值与基波分量的比值,两者基本一致,由此可推断此模型能够对电流舵 DAC 的实际动态性能进行有效评估。




图 4 仿真频谱

在模型有效性得到验证的情况下,可以通过改变电路参数或者更改 DAC 的编码方式,评估其对电流舵 DAC 的动态性能的影响。改变开关参数以及寄生电容值,可以得到电流舵 DAC 输出信号的动态性能指标 SFDR 与开关管本征增益 $g_m R_{sw}$ 成正比关系,与单位电流元内部节点 X 的寄生电容 C_x 的大小成反比关系,如图 5(a)所示。改变温度计编码的分段结构,模型仿真结果显示电流舵 DAC 动态性能指标 SFDR 和 DAC 采用的分段式温度计编码的 MSB (Most Significant Bit) 位数成正比关系,如图 5(b)所示。对分析模型的仿真结果分析表明,该模型能够给高速电流舵 DAC 电路实现高动态性能设计提供极为重要的参考依据。




图 5 12 位电流舵 DAC 行为级 Matlab 模型仿真曲线

此外,需要特别指出的是行为级模型的仿真仅耗时 10 min,与此相对应的是晶体管级电路仿真的时间大于 12 h。而且行为级模型的参数或者编码方式的改动仅需要修改几行代码就可以予以实现。该模型的仿真效率是实际晶体管级电路仿真模型所不能比拟的。显然,使用该模型评估非理想电流开关转换及编码方式对电流舵 DAC 谐波失真的影响能够极大地提高电流舵 DAC 的电路设计效率。

4 结束语

根据本研究对电流舵 DAC 动态误差分析与建模仿真的结果,可以得出以下结论:①非理想的电流开关转换引起的动态非线性误差是由于输出信号对电流元内部节点电位的调制作用的存在而成为高速电流舵 DAC 输出信号高次谐波失真的主要来源;②该类谐波失真幅值与 DAC 所采用的编码方式有密切联系;③增

大开关管本征增益和减小电流元内部节点寄生电容有利于减小该类谐波失真;④可在 Matlab 中建立相关的行为级模型用于评估实际电路参数与编码方式对电流舵 DAC 输出信号谐波失真幅值的影响。

本研究所建立的高效率的电流舵 DAC 仿真模型为进一步优化其电路结构和编码方式以实现高的动态性能设计指标提供了重要的具有指导意义的结论。

参考文献(References) :

- [1] MALOBERTI F. High speed data converters for communication systems[J]. *IEEE Circuits System Magazine*, 2001, 1(1):26-36.
- [2] BOSCH A V, BORREMANS M, STEYAERT M, et al. A 10-bit 1-G sample/s nyquist current-steering CMOS D/A converter[J]. *IEEE Journal of Solid-State Circuit*, 2001, 36(3):315-324.
- [3] BOSH A V, BORREMANS M, STEYAERT M. A 12b 200 M Samples/s Current-steering CMOS D/A Converter[C]// Proc. IEEE 2001 ISSCC. San Francisco: [s. n.], 2001: 366-367.
- [4] MERCER D. A Study of Error Sources in Current Steering Digital-to-Analog Converters [C]// IEEE Custom Integrated Circuits Conference. San Jose: [s. n.], 2004: 185-190.
- [5] ANDERSSONKO, VESTERBACKA M. Modeling of glitches

due to rise/fall asymmetry in current-steering digital-to-analog converters[J]. *Circuits and Systems I: Regular Papers, IEEE Transactions on*, 2005, 52(11):2265-2275.

- [6] DEVEGELE J, STEYERT M. A 10-bit 250-MS/s binary-weighted current-steering DAC[J]. *IEEE Journal of Solid-State Circuits*, 2006, 41(2):326-329.
- [7] BOSCH A V, BORREMANS M, BASTOS J, et al. A 12-bit 200-MHz low-glitch CMOS D/A converter[C]// IEEE 1998 Custom Integrated Circuits Conference (CICC). Santa Clarita: [s. n.], 1998: 249-252.
- [8] BOSCH A V, STEYAERT M, SANSEN W. SFDR-Bandwidth limitations for high speed high resolution current steering CMOS converters [C]// International Conference on Electronics, Circuits and Systems Pafos: [s. n.], 1999: 1193-1196.
- [9] CHEN T, GIELEN G G E. The analysis and improvement of a current-steering DACs dynamic SFDR—I: the cell dependent delay differences [J]. *IEEE transactions on circuits and systems—I: Regular Papers*, 2006, 53(2):268-279.
- [10] DORIS K, ROERMUND A, LEENAERTS D. Mismatch-based timing errors in current steering DACs[C]// Proc. IEEE Int. Symp. Circuits and Systems. Bangkok, Thailand: [s. n.], 2003: 977-980.

[编辑: 李 辉]

(上接第 845 页)

参考文献(References) :

- [1] 姚新胜, 黄洪钟. 塔式起重机安全性研究[J]. 工业安全与防尘, 2000(4):35-39.
- [2] 孙在鲁. 塔式起重机应用技术[M]. 北京: 中国建材出版社, 2003.
- [3] 袁丽艳, 张桂青, 阎俏, 等. 多功能塔机黑匣子的设计与实现[J]. 建筑机械, 2007(9):73-78.
- [4] HE Qing-feng, ANTON A I. Requirements-based access control analysis and policy specification (ReCAPS)[J]. *Information and Software Technology*, 2009, 51(6):993-1009.
- [5] 陈特放, 王延翠. 基于 GPRS 的机车远程数据传输方法 [J]. 微计算机信息, 2008, 24(18):69-71.

- [6] 虞明雷, 姜媛媛. 基于 GPRS 的无线数据传输系统[J]. 机 电 工 程, 2007, 24(5):34-36.
- [7] LIN C E, LI C C. A Real Time GPRS Surveillance System using the Embedded System[C]// The 29th Annual Conference of the IEEE. Lyon: [s. n.], 2003: 1228-1234.
- [8] 王继成, 武港山. Web 应用开发原理与技术[M]. 北京: 机械工业出版社, 2003.
- [9] RONIE N. Automated project performance control of construction projects[J]. *Automation in Construction*, 2005, 14(4):467-476.
- [10] 叶欣, 李世伦. 基于 Web 的单晶生长炉远程监控系统 [J]. 机 电 工 程, 2010, 17(3):49-52.

[编辑: 李 辉]